隨著對(duì)信息流量需求的不斷增長(zhǎng)，傳統(tǒng)并行接口技術(shù)成為進(jìn)一步提高數(shù)據(jù)傳輸速率的瓶頸。過(guò)去主要用于光纖通信的串行通信技術(shù)——SERDES正在取代傳統(tǒng)并行總線而成為高速接口技術(shù)的主流。本文闡述了介紹SERDES收發(fā)機(jī)的組成和設(shè)計(jì)，并展望了這種高速串行通信技術(shù)的廣闊應(yīng)用前景。

SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡(jiǎn)稱。它是一種時(shí)分多路復(fù)用(TDM)、點(diǎn)對(duì)點(diǎn)的通信技術(shù)，即在發(fā)送端多路低速并行信號(hào)被轉(zhuǎn)換成高速串行信號(hào)，經(jīng)過(guò)傳輸媒體(光纜或銅線)，最后在接收端高速串行信號(hào)重新轉(zhuǎn)換成低速并行信號(hào)。這種點(diǎn)對(duì)點(diǎn)的串行通信技術(shù)充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，從而大大降低通信成本。

SERDES技術(shù)最早應(yīng)用于廣域網(wǎng)(WAN)通信。國(guó)際上存在兩種廣域網(wǎng)標(biāo)準(zhǔn)：一種是SONET，主要通行于北美；另一種是SDH，主要通行于歐洲。這兩種廣域網(wǎng)標(biāo)準(zhǔn)制訂了不同層次的傳輸速率。目前萬(wàn)兆(OC-192)廣域網(wǎng)已在歐美開(kāi)始實(shí)行，中國(guó)大陸已升級(jí)到2.5千兆(OC-48)水平。SERDES技術(shù)支持的廣域網(wǎng)構(gòu)成了國(guó)際互聯(lián)網(wǎng)絡(luò)的骨干網(wǎng)。

SERDES技術(shù)同樣應(yīng)用于局域網(wǎng)(LAN)通信。因?yàn)镾ERDES技術(shù)主要用來(lái)實(shí)現(xiàn)ISO模型的物理層，SERDES通常被稱之為物理層(PHY)器件。以太網(wǎng)是世界上最流行的局域網(wǎng)，其數(shù)據(jù)傳輸速率不斷演變。IEEE在2002年通過(guò)的萬(wàn)兆以太網(wǎng)標(biāo)準(zhǔn)，把局域網(wǎng)傳輸速率提高到了廣域網(wǎng)的水平，并特意制訂了提供局域網(wǎng)和廣域網(wǎng)無(wú)縫聯(lián)接的串行WAN PHY。與此同時(shí)，SERDES技術(shù)也廣泛應(yīng)用于不斷升級(jí)的存儲(chǔ)區(qū)域網(wǎng)(SAN)，例如光纖信道。

隨著半導(dǎo)體技術(shù)的迅速發(fā)展，計(jì)算機(jī)的性能和應(yīng)用取得了長(zhǎng)足進(jìn)步�？墒�，傳統(tǒng)并行總線技術(shù)——PCI卻跟不上處理器和存儲(chǔ)器的進(jìn)步而成為提高數(shù)據(jù)傳輸速率的瓶頸。新一代PCI標(biāo)準(zhǔn)PCI Express正是為解決計(jì)算機(jī)IO瓶頸而提出的(見(jiàn)表1)。PCI Express是一種基于SERDES的串行雙向通信技術(shù)，數(shù)據(jù)傳輸速率為2.5G/通道，可多達(dá)32通道，支持芯片與芯片和背板與背板之間的通信。國(guó)際互聯(lián)網(wǎng)絡(luò)和信息技術(shù)的興起促成了計(jì)算機(jī)和通信技術(shù)的交匯，而SERDES串行通信技術(shù)逐步取代傳統(tǒng)并行總線正是這一交匯的具體體現(xiàn)。

SERDES系統(tǒng)的組成和設(shè)計(jì)

基于SERDES的高速串行接口采用以下措施突破了傳統(tǒng)并行I/O接口的數(shù)據(jù)傳輸瓶頸：一是采用差分信號(hào)傳輸代替單端信號(hào)傳輸，從而增強(qiáng)了抗噪聲、抗干擾能力；二是采用時(shí)鐘和數(shù)據(jù)恢復(fù)技術(shù)代替同時(shí)傳輸數(shù)據(jù)和時(shí)鐘，從而解決了限制數(shù)據(jù)傳輸速率的信號(hào)時(shí)鐘偏移問(wèn)題。

一個(gè)典型SERDES收發(fā)機(jī)由發(fā)送通道和接收通道組成(見(jiàn)圖1)：編碼器、串行器、發(fā)送器以及時(shí)鐘產(chǎn)生電路組成發(fā)送通道；解碼器、解串器、接收器以及時(shí)鐘恢復(fù)電路組成接收通道。顧名思義，編碼器和解碼器完成編碼和解碼功能，其中8B/10B、64B/66B和不規(guī)則編碼(scrambling)是最常用的編碼方案。串行器和解串器負(fù)責(zé)從并行到串行和從串行到并行的轉(zhuǎn)換。串行器需要時(shí)鐘產(chǎn)生電路，時(shí)鐘發(fā)生電路通常由鎖相環(huán)(PLL)來(lái)實(shí)現(xiàn)。解串器需要時(shí)鐘和數(shù)據(jù)恢復(fù)電路(CDR)，時(shí)鐘恢復(fù)電路通常也由鎖相環(huán)來(lái)實(shí)現(xiàn)，但有多種實(shí)現(xiàn)形式如相位插植、過(guò)剩抽樣等。發(fā)送器和接收器完成差分信號(hào)的發(fā)送和接收，其中LVDS和CML是最常用的兩種差分信號(hào)標(biāo)準(zhǔn)。另外還有一些輔助電路也是必不可少的，例如環(huán)路(loopback)測(cè)試、內(nèi)置誤碼率測(cè)試等等。

通信標(biāo)準(zhǔn)制訂了嚴(yán)格的性能指標(biāo)以確保系統(tǒng)的可靠性和互用性。SERDES芯片的主要性能指標(biāo)包括抖動(dòng)產(chǎn)生、抖動(dòng)容忍、抖動(dòng)轉(zhuǎn)移以及系統(tǒng)誤碼率(BER)等。抖動(dòng)產(chǎn)生取決于時(shí)鐘發(fā)生電路特別是壓控振蕩器(VCO)的相位噪聲；抖動(dòng)容忍取決于時(shí)鐘恢復(fù)電路容忍抖動(dòng)的能力，而抖動(dòng)轉(zhuǎn)移是在用作中繼器時(shí)必須滿足的指標(biāo)，同時(shí)取決于時(shí)鐘發(fā)生和時(shí)鐘恢復(fù)電路的性能。系統(tǒng)誤碼率(通常要求低于10-12)由時(shí)鐘抖動(dòng)性能、發(fā)送器信號(hào)幅度、接收器靈敏度以及鏈路信道特性共同決定。對(duì)于普通FR4印刷電路板而言，趨膚效應(yīng)和介質(zhì)損耗導(dǎo)致的碼間(intersymbol)干擾是限制背板傳輸速率和距離的最主要因素。因此，信號(hào)均衡甚至自適應(yīng)均衡技術(shù)正在成為SERDES芯片的核心技術(shù)。信號(hào)均衡技術(shù)可以在發(fā)送端實(shí)現(xiàn)，稱之為預(yù)加重(pre-emphasis)，也可以在接收端實(shí)現(xiàn)，例如判決反饋均衡。目前采用先進(jìn)的均衡技術(shù)可以實(shí)現(xiàn)40英寸(1米)距離的10G背板傳輸。

SERDES芯片的設(shè)計(jì)需要模擬和數(shù)字兩方面即混合信號(hào)的設(shè)計(jì)經(jīng)驗(yàn)。例如鎖相環(huán)的設(shè)計(jì)，其中壓控振蕩器屬于模擬電路，而檢相器和分頻器屬于數(shù)字電路。SERDES芯片普遍采用低成本、低功耗的CMOS工藝，但CMOS工藝往往達(dá)不到高速混合信號(hào)的速度要求。因此設(shè)計(jì)人員必須采用特殊的高頻寬帶電路設(shè)計(jì)技術(shù)，例如螺旋電感可以用來(lái)提高電路速度和帶寬。另外，模擬和數(shù)字電路共存于同一硅片上，容易產(chǎn)生電源同步噪聲(SSN)和地反彈以及信號(hào)串?dāng)_。因此保持信號(hào)的完整性是混合信號(hào)設(shè)計(jì)人員面臨的一項(xiàng)挑戰(zhàn)。與此同時(shí)，芯片封裝和印刷電路板的設(shè)計(jì)與仿真也是SERDES設(shè)計(jì)不可或缺的一環(huán)。當(dāng)前SERDES設(shè)計(jì)逐漸IP(知識(shí)產(chǎn)權(quán))化，即SERDES收發(fā)器作為商業(yè)化IP模塊而嵌入到需要高速I(mǎi)/O接口的大規(guī)模集成電路中。

SERDES技術(shù)的應(yīng)用

最早用于光纖通信的SERDES技術(shù)會(huì)繼續(xù)在信息高速公路的建設(shè)中發(fā)揮主導(dǎo)作用。而計(jì)算機(jī)和通信的融合為SERDES技術(shù)開(kāi)辟了更為廣闊的應(yīng)用前景。基于SERDES技術(shù)的高速串行接口正在成為一種通用的IO接口標(biāo)準(zhǔn)。近年來(lái)世界上有多個(gè)標(biāo)準(zhǔn)組織已經(jīng)或正在制訂從1G到10G的高速串行接口標(biāo)準(zhǔn)(見(jiàn)表2)。1~6G+SERDES產(chǎn)品為當(dāng)前高速串行接口標(biāo)準(zhǔn)的主流，其中2.5G/3.125G為第一代產(chǎn)品，5G/6.25G為第二代產(chǎn)品。這些芯片采用0.18微米的CMOS工藝就可以實(shí)現(xiàn)。

信息高速公路主要由以光纖作為傳輸媒體的廣域網(wǎng)(SONET)和局域網(wǎng)(以太網(wǎng))組成。廣域網(wǎng)和局域網(wǎng)分別向近距離和遠(yuǎn)距離滲透，在城域網(wǎng)(MAN)交匯。而且，在廣域網(wǎng)上傳輸以太網(wǎng)數(shù)據(jù)包的協(xié)議(Ethernet over SONET)使得廣域網(wǎng)和局域網(wǎng)的界限更為模糊。隨著互聯(lián)網(wǎng)絡(luò)信息流量的增長(zhǎng)，對(duì)信息存儲(chǔ)容量的需求也大大增長(zhǎng)。目前有三種常用的信息存儲(chǔ)方式：直接連接存儲(chǔ)(DAS)、網(wǎng)絡(luò)連接存儲(chǔ)(NAS)和專(zhuān)用存儲(chǔ)區(qū)域網(wǎng)(SAN)。最簡(jiǎn)單的直接連接存儲(chǔ)是通過(guò)小型計(jì)算機(jī)系統(tǒng)接口(SCSI)把磁盤(pán)驅(qū)動(dòng)器直接連接到服務(wù)器上。網(wǎng)絡(luò)連接存儲(chǔ)是把存儲(chǔ)設(shè)備連接到局域網(wǎng)而存儲(chǔ)信息的傳輸需要通過(guò)局域網(wǎng)進(jìn)行。SAN采用光纖信道技術(shù)，是連接服務(wù)器和存儲(chǔ)設(shè)備的專(zhuān)用網(wǎng)絡(luò)。

SERDES技術(shù)的應(yīng)用從光纖通信發(fā)展到計(jì)算機(jī)通用I/O接口，其傳輸媒體也由光纖發(fā)展到銅線或背板。InfiniBand是一種采用電纜或背板作為傳輸媒體的高速串行接口，主要用于數(shù)據(jù)中心服務(wù)器和存儲(chǔ)設(shè)備之間的通信。RapidIO是一種面向嵌入式系統(tǒng)的總線結(jié)構(gòu)，有并行和串行兩種規(guī)范，主要用于嵌入系統(tǒng)的處理器總線，局部I/O總線及背板。光互聯(lián)論壇(OIF)制訂了多種光纖通信芯片之間的接口標(biāo)準(zhǔn)，其中公共電氣接口(CEI)把背板通信速率提高到6G和11G的水平。作為計(jì)算機(jī)接口技術(shù)從并行向串行的標(biāo)志性轉(zhuǎn)變，PCI Express將會(huì)取代PCI和PCI-X而成為外圍設(shè)備(網(wǎng)絡(luò)、存儲(chǔ)和視頻)的通用高速接口標(biāo)準(zhǔn)。在此轉(zhuǎn)變過(guò)程中，提供向下兼容的 “橋接器件”會(huì)率先推向市場(chǎng)，隨后是完全基于PCI Express的外圍設(shè)備板卡。與此同時(shí)，PCI Express的應(yīng)用也向通信領(lǐng)域拓展，基于PCI Express架構(gòu)的“先進(jìn)交換”就是面向通信而提出的。PCI工業(yè)計(jì)算機(jī)制造商協(xié)會(huì)(PICMG)正在制訂一系列稱之為先進(jìn)電信計(jì)算架構(gòu)(AdvancedTCA)的規(guī)范，包括對(duì)背板、電源、散熱、機(jī)械和系統(tǒng)管理等方面的要求，旨在為下一代電信設(shè)備提供標(biāo)準(zhǔn)化的通用平臺(tái)。